一种高性能全差分运算放大器的设计
CSTR:
作者:
作者单位:

(1.河北科技大学人事处,河北石家庄 050018;2.河北工业大学微电子技术与材料研究所,天津 300130;3.渤海石油职业学院,河北任丘 062550)

作者简介:

唐心亮(1977-),男,河北成安人,博士研究生,主要从事微电子技术与材料方面的研究

通讯作者:

中图分类号:

基金项目:


Design of high-performance fully differential operational amplifier
Author:
Affiliation:

(1. Department of Human Resources, Hebei University of Science and Technology, Shijiazhuang Hebei 050018, China;2.Institute of Microelectronic Technology and Materials,Hebei University of Technology,Tianjin 300130, China;3.Bohai Petroleum Vocational College, Renqiu Hebei 062550, China)

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    设计了一种具有高增益、大带宽的全差分折叠式共源共栅增益自举运算放大电路,适用于高速高精度流水线模数转换器余量增益电路(MDAC)的应用,增益自举运算放大器的主放大器和子放大器均采用折叠式共源共栅差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压,该放大器工作在5.0V电源电压下,单端负载为2pF,采用华润上华(CSMC)0.5μm 5V CMOS工艺对电路进行仿真测试,结果显示该运放的直流增益可达到126.3dB,单位增益带宽为316MHz。精度为0.01%时的建立时间为4.3ns。

    Abstract:

    In this paper, a high gain and high fully differential gain boosted operational fold cascade amplifier is proposed. The amplifier is designed for MDAC of pipelined analog-to-digital converter. Both the main amplifier and the boosted amplifier adopt fully differential fold-cascade structure. The main amplifier uses a switched capacitance common mode feedback circuit to stabilize the output. With 5.0V power supply, this circuit is designed in CSMC 0.5μm CMOS process. Spectre simulation shows that the whole amplifier has the DC gain of 126.3dB and the unity gain bandwidth of 316MHz under 2pF single ended load, and the settling time is 4.3ns with an accuracy of 0.01%.

    参考文献
    相似文献
    引证文献
引用本文

唐心亮,刘克智,王林锋.一种高性能全差分运算放大器的设计[J].河北科技大学学报,2012,33(1):50-55

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2011-09-10
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2013-08-29
  • 出版日期:
文章二维码